Оборудование для производства микросхем. Технология их создания

Как работает микроэлектронное производство и что нам стоит дом построить?

Оборудование для производства микросхем. Технология их создания

Многие наверняка не раз задавались вопросом, почему процессоры, видеокарты и материнские платы которые мы покупаем в магазинах — разработаны и сделаны где угодно, только не в России? Почему так получается, неужели мы только нефть качать можем? Сколько стоит запуск производства микросхемы, и почему при наличии 22нм фабрик, бОльшая часть микросхем по всему миру до сих пор делается на «устаревшем» 180нм-500нм оборудовании?

Ответы на эти и многие другие вопросы под катом.

Как же работает микроэлектронное производство и сколько все это стоит?

Транзисторы на кремниевой пластине рисуются с помощью фотолитографии, с помощью аппаратов называемых степперами или сканерами. Степпер — рисует кадр (до 26×33мм) целиком, затем переходит на новую позицию.

Сканер — одновременно сдвигает маску и пластину таким образом, чтобы в каждый момент рисовать только одну узкую «строку» в центре кадра, таким образом аберрации оптической системы меньше влияют на изображение.

Основные характеристики степперов/сканеров — длина волны света, на которой они работают (на ртутных лампах i-line — 365nm, затем на эксимерных лазерах — 248nm и 193nm), и численная апертура объектива. Чем короче длина волны, и чем больше апертура — тем меньшие детали могут быть нарисованы объективом в соответствии с дифракционным пределом:

Например, для одного из самых совершенных сканеров ASML NXT 1950i с длиной волны 193нм и численной апертурой 1.35, и k1=0.4(обычное значение для фотолитографии без «хитростей») получаем теоретическое разрешение 57нм. Применяя хитрости вроде фазовых масок, многократной экспозиции, оптической коррекции близости, off-axis illumination, поляризации света — получают минимальные элементы до 22нм.

Другие параметры степперов/сканеров — производительность (сколько пластин в час они могут обработать, до 220 пластин), и ошибка совмещения (на сколько нанометров в штуках промахивается позиционирование пластины относительно заданной позиции. На современных сканерах — до 3-5нм). Степперы/сканеры печатают уменьшенное в 4–5 раз изображение вот такой маски (стеклянной пластинки с рисунком микросхемы, размер примерно 15×15см) в точно заданных местах. Операцию печати рисунка (с разными масками) нужно повторить от ~10 (для самых простых и старых микросхем) до ~40 раз чтобы сформировать все нужные слои на микросхеме (начиная от самих транзисторов, и заканчивая 2–10 слоями металлических соединений). Между операциями фотолитографии пластины подвергаются различной обработке — их греют в печке до 1100 градусов, травят в растворах и плазме. На выходе остаётся пластину разрезать на отдельные кристаллы, протестировать и поместить в корпус. «Крутость» технологии измеряют размером минимального рисуемого элемента (отдельные части транзистора, например затвор — могут быть как меньше так и больше этой цифры — т.е. это величина достаточно условная). Понятно что чем меньше транзисторы — тем быстрее работает микросхема, и больше кристаллов влезет на пластину (но не везде нужна максимальная скорость).

Сейчас начинается медленный и мучительный переход на EUV-литографию, с длиной волны 13.5nm и зеркальной оптикой. EUV сканеры пока дороже и медленнее обычных 193нм, и только-только начинают превосходить их по достижимому разрешению.

Сколько стоит свой процессор сделать?

Цифры — грубые оценки, точных нигде не скажут без NDA. Лицензия софта на одно рабочее место разработчика микросхем — от 20'000 до 100'000$ в год и выше. Можно конечно и воровать, но за этим все вокруг следят. Далее — изготовление масок.

Они не должны иметь ни одного повреждения, и их изготовление обходится очень дорого: от ~7'000$ за комплект для микросхем на 1000нм, ~100'000$ для микросхем на 180нм и до ~5'000'000$ для микросхем на 32нм. А ведь микросхема с первого раза скорее всего не заработает — и после нахождения ошибки маски придётся переделывать.

Частично с этой проблемой можно бороться размещая тестовые микросхемы от многих заказчиков на одном наборе масок — тогда все получат по чуть–чуть тестовых микросхем за 1/3–1/10 цены полного набора масок (это называют Shuttle или MPW — multi project wafer).

Каждая произведённая пластина стоит от 100–400$ для старых технологий на 1000нм, ~1000$ на 180нм и до ~5000$ для самых современных (помимо нанометров тут оказывает влияние и сложность технологии — простая логика дешевле, флеш память дороже, но не в разы).

Тут также важно помнить и о размере пластин: самые современные производства сейчас работают с пластинами диаметром 300мм — они по площади примерно вдвое больше пластин на 200мм (которые сейчас используются в России на Микроне, Интеграле и в туманном будущем на Ангстрем-Т), а последние примерно вдвое больше ещё более старых 150мм.

Пластины бОльшего размера позволяют получать микросхемы меньшей стоимости при большИх заказах т.к. количество телодвижений для изготовления 100 пластин примерно одинаковое, независимо от диаметра (это одна из причин планируемого перехода передовых производств на пластины диаметром 450мм в 2018 году по оптимистичным оценкам).

Допустим мы хотим разработать x86-совместимый процессор (или любую другую относительно сложную микросхему), по более-менее современной коммерчески доступной технологии 28/32нм (22нм хоть и существует, но коммерческие заказы пока не разместить — так что доступ к технологиям иногда как любовь: за деньги не продается).

Вопрос со стоимостью патентов опустим, это вообще очень печальная тема. Предположим, для разработки нужно 200 мифических человеко-лет (это если мы делаем скромный процессор, не претендующий на первое место). Лицензии на софт — 50k$*100 = 5 млн$ (грубая оценка, не всем нужны лицензии). Зарплата разработчиков — допустим 3k$*1,5(налоги)*12*200 = 10.

8 млн$ Тестовые запуски в MPW — 2*1.5 млн$ Изготовление масок для серийного производства 2*5млн$ = 10 млн$ (2 — потому что как ни старайся — с первого раза не выйдет) Итого — 28.8 млн$ Это было то, что называется Non-recurring engineering (NRE) — единоразовые затраты, которые не зависят от объема производства, и успеха всего мероприятия.

Если процессор у нас получился площадью 200мм2, пластины по технологии 32нм диаметром 300мм стоят 5000$, то с пластины у нас получится 70690/200 = 350 кристаллов (оценка сверху), из которых работать допустим будет 300. Т.е. себестоимость кристалла — 16.6$, 20$ после корпусировки.

За сколько теперь такой процессор можно будет продавать? 50$? 100$? Отнимем налоги и наценку магазинов… И вот теперь вопрос — сколько же нужно продать таких процессоров, чтобы окупить наши NRE, проценты по кредитам, налоги и проч? Миллион? 5 миллионов? А главный вопрос — есть ли какие-то гарантии, что эти 5 миллионов процессоров удастся продать, учитывая что конкурентам ничего не стоит произвести на 5 миллионов больше их уже готового продукта? Вот такой вот адский бизнес получается — огромные капитальные расходы, огромные риски и умеренная прибыль в лучшем случае.

Китай — решил проблему по своему, они решили во все школы поставить компьютеры со своими процессорами и Linux — и проблема с объёмами производства решена ((1) (2)).

Таким образом, главный вопрос при создании микросхем — это не как и где произвести, а как разработать и кому потом продать миллионы штук получившейся продукции?

А сколько стоит завод построить?

Стоимость современного завода подбирается к отметке 5 млрд$ и выше. Такая сумма получается потому, что стоимость лицензий и некоторых других фиксированных расходов не сильно зависит от объёмов производства — и выгодно иметь большие производства, чтобы затраты «размазывались» по бОльшему объёму продукции.

А каждый современный сканер (который собственно рисует эти 22–32нм детали) стоит 60–100млн $ (на большом заводе их может быть пара десятков). В принципе, 5млрд — не такие большие деньги в масштабах страны. Но естественно, никто не потратит 5 млрд без чёткого плана по возврату инвестиций.

А ситуация там такая — несмотря на всю сложность индустрии, только монополисты работают с видимой прибылью (TSMC, Intel, Samsung и немногие другие), остальные еле сводят концы с концами.

Это просто не укладывалось у меня в голове — как же так, вкладывать миллиарды, и едва–едва их отбивать? Оказалось, все просто — по всему миру микроэлектроника жесточайше дотируемая отрасль — заводы постоянно выклянчивают освобождение от налогов, льготные кредиты и демпингуют (в Китае пошли ещё дальше — SMIC заводы строит за государственный счёт, и потом ими «управляет» — это у них называется Reverse Build-Operate-Transfer). После появления каждой новой технологии (45нм, 32нм…) — первые заводы-монополисты обладающие ей и рубят основную прибыль, а те, кто приходят на 2-5-10 лет позже старта — вынуждены работать практически по себестоимости. В результате денег тут заработать крайне сложно (без монополии и без дотаций).

Это похоже поняли и в России — и проекты больших микроэлектронных заводов пока отложили, и строят маленькие производства — чтобы если и терять деньги, то терять их мало. А даже 3000 пластин в месяц, производимых на Микроне — это с головой покрывает объёмы потребления билетов Метрополитена и оборонки (кристалл билета метро имеет размеры 0.6×0.6мм, на одной 200мм пластине получается 87'000 билетов в метро — но о грустной истории с билетами метро я расскажу в одной из следующих статей).

Вопреки расхожему мнению, особых ограничений на продажу оборудования для микроэлектроники в Россию нет — на поправку Джексона — Вэника в США ежегодно накладывается президентский мораторий, и нужно только получать обычное разрешение на экспорт. Сами производители оборудования кровно заинтересованы заработать побольше денег, и сами пинают со своей стороны выдачу разрешений. Но естественно, без денег никто ничего не делает. Так что за ваши деньги — любой каприз.

Но нужно помнить и о том, что свой завод не гарантирует полной независимости производства, и не дешевле производства за рубежом: основную стоимость составляют технологии/лицензии и стоимость закупаемого оборудования — а если своих технологий и оборудования нет, и все импортировать — то и дешевле получится не может. Многие расходные материалы также в любом случае придется импортировать. Отдельный больной вопрос — производство масок, только очень крупные фабрики могут иметь «своё» производство масок.

А сколько нанометров нужно для счастья?

Многим кажется — вот, у Intel–а 22нм, а у нас 90нм — как мы безнадежно отстали, подайте трактор… Но есть и другая сторона медали: посмотрите например на ту же материнскую плату: там сотни полупроводниковых приборов — MOSFET–ы, драйверы, микросхемы питания, всякая вспомогательная мелочь — почти для всех из них хватает и 1000нм технологии.

Вся промышленная электроника, и микросхемы для космоса и военных — это практически в 100% случаев технологии 180нм и толще. Таким образом, самые последние технологии нужны лишь для центральных процессоров (которые делать очень сложно/дорого из–за высоких рисков и высокого порога выхода на рынок), и различных «жопогреек» (айфонов и проч).

Если вдруг случится война, и Россия лишится импорта — без «жопогреек» прожить можно будет, а вот без промышленной, космической и военной электроники — нет. Т.е. по факту мы видим, что критичные для страны вещи по возможности делают в России (или закупают впрок), а то, без чего можно будет прожить в крайнем случае — импортируем.

Есть и другие факторы — та же стоимость масок. Если нам нужно сделать простую микросхему, то делать для её изготовления по 32нм маски стоимостью 5 млн $ — может быть выгодно если эту микросхему потом производить тиражом в десятки и сотни миллионов копий.

А если нам нужно всего 100'000 микросхем — выгоднее экономить на масках, и выпускать микросхему по самой «толстой» технологии.

Кроме этого, на микросхеме есть контактные площадки, к которым подсоединяются выводы микросхем — их уменьшать некуда, и следовательно, если площадь микросхемы сравнима с площадью контактных площадок — то делать микросхему по более тонкой технологии также нет смысла (если конечно «толстые нормы» удовлетворяют требованиям по скорости и энергопотреблению).

В результате — подавляющее большинство микросхем в мире делается по «толстым» технологиям (350–500нм и толще), и миллиарды микросхем уходящие на экспорт с Российских заводов (правда в основном в виде пластин) — вполне себе востребованы и продаются (так что в материнских платах и сотовых телефонах есть наши микросхемы и силовые транзисторы — но под зарубежными именами). Ну и наконец, американский F–22 Raptor до недавнего времени летал на процессоре Intel 960mx, разработанном в 1984–м году, производство в США тогда было по нормам 1000–1500nm — никто особо не жужжал о том, что американцы ставят в самолеты отсталую электронику (хотя ладно, немного жужжали). Главное ведь не нанометры, а соответствие конечного продукта техзаданию.

Резюме

Рыночная экономика эльфов и микроэлектронное производство — слабо совместимые вещи. Чем больше копаешься — тем меньше видно рынка, больше дотаций, картельных сговоров, патентных ограничений и прочих радостей «свободного рынка».

Бизнес в этой отрасли — это одна большая головная боль, с огромными рисками, постоянными кризисами перепроизводства и прибылью только у монополистов. Не удивительно, что в России стараются иметь маленькое, но своё производство, чтобы сохраняя независимость, терять меньше денег.

Ни о какой прибыли на рыночных условиях говорить не приходится. Ну и не для всех микросхем нужно 22-32нм производство, подавляющее большинство микросхем выгоднее производить на более старом 180-500нм оборудовании из-за стоимости масок и объемов производства.

В следующих статьях — расскажу об особенностях космической и военной микроэлектроники, и о текущем состоянии микроэлектроники в России.

  • микроэлектроника
  • tsmc
  • intel
  • samsung
  • микрон
  • ангстрем
  • интеграл

Хабы:

Источник: https://habr.com/ru/post/155371/

Современные технологии полупроводникового производства

Оборудование для производства микросхем. Технология их создания

В последние годы к стадии возможности использования в коммерческом производстве подошел целый ряд технологий, позволяющих заметно увеличить скорость работы транзисторов, либо столько же заметно уменьшить размер чипа без перехода на более тонкий технологический процесс.

Некоторые из этих технологий уже начали применяться в течение последних месяцев, их названия упоминаются в новостях, относящихся к компьютерам, все чаще.

Эта статья – попытка сделать краткий обзор подобных технологий, попытавшись заглянуть в самое ближайшее возможное будущее чипов, находящихся в наших компьютерах.

Первая интегральная схема, где соединения между транзисторами сделаны прямо на подложке, была сделана более 40 лет назад.

За это время технология их производства претерпела ряд больших и малых улучшений, пройдя от первой схемы Джека Килби до сегодняшних центральных процессоров, состоящих из десятков миллионов транзисторов, хотя для серверных процессоров впору уже говорить о сотнях миллионов.

Здесь пойдет речь о некоторых последних технологиях в этой области, таких, как медные проводники в чипах, SiGe, SOI, перовскиты. Но сначала необходимо в общих чертах затронуть традиционный процесс производства чипов из кремниевых пластин.

Нет необходимости описывать процесс превращения песка в пластины, поскольку все эти технологии не имеют к столь базовым шагам никакого отношения, поэтому начнем с того, что мы уже имеем кремниевую пластину, диаметр которой на большинстве сегодняшних фабрик, использующих современные технологии, составляет 20 см.

Ближайшим шагом на ее превращении в чипы становится процесс окисления ее поверхности, покрытия ее пленкой окислов — SiO2, являющейся прекрасным изолятором и защитой поверхности пластины при литографии.

Дальше на пластину наносится еще один защитный слой, на этот раз — светочувствительный, и происходит одна из ключевых операций — удаление в определенных местах ненужных участков его и пленки окислов с поверхности пластины, до обнажения чистого кремния, с помощью фотолитографии.

На первом этапе пластину с нанесённой на её поверхность плёнкой светочувствительного слоя помещают в установку экспонирования, которая по сути работает как фотоувеличитель. В качестве негатива здесь используется прецизионная маска — квадратная пластина кварцевого стекла покрытая плёнкой хрома там, где требуется.

Хромированные и открытые участки образуют изображение одного слоя одного чипа в масштабе 1:5.

По специальным знакам, заранее сформированным на поверхности пластины, установка автоматически выравнивает пластину, настраивает фокус и засвечивает светочувствительный слой через маску и систему линз с уменьшением так, что на пластине получается изображение кристалла в масштабе 1:1.

Затем пластина сдвигается, экспонируется следующий кристалл и так далее, пока не обработаются все чипы на пластине. Сама маска тоже формируется фотохимическим способом, только засвечивание светочувствительного слоя при формировании маски происходит по программе электронным лучом примерно также, как в телевизионном кинескопе.

В результате засвечивания химический состав тех участков светочувствительного слоя, которые попали под прозрачные области фотомаски, меняется. Что дает возможность удалить их с помощью соответствующих химикатов или других методов, вроде плазмы или рентгеновских лучей.

После чего аналогичной процедуре (уже с использованием других веществ, разумеется) подвергается и слой окислов на поверхности пластины. И снова, опять же, уже новыми химикатами, снимается светочувствительный слой:

Потом накладывается следующая маска, уже с другим шаблоном, потом еще одна, еще, и еще… Именно этот этап производства чипа является критическим в плане ошибок: любая пылинка или микроскопический сдвиг в сторону при наложении очередной маски, и чип уже может отправиться на свалку.

После того, как сформирована структура чипа, пришло время для изменения атомной структуры кремния в необходимых участках путем добавления различных примесей. Это требуется для того, чтобы получить области кремния с различными электрическими свойствами — p-типа и n-типа, то есть, как раз то, что требуется для создания транзистора.

Для формирования p-областей используются бор, галлий, алюминий, для создания n-областей — сурьма, мышьяк, фосфор.

Поверхность пластины тщательно очищается, чтобы вместе с примесями в кремний не попали лишние вещества, после чего она попадает в камеру для высокотемпературной обработки и на нее, в том или ином агрегатном состоянии, с использованием ионизации или без, наносится небольшое количество требуемых примесей.

После чего, при температуре порядка от 700 до 1400 градусов, происходит процесс диффузии, проникновения требуемых элементов в кремний на его открытых в процессе литографии участках. В результате на поверхности пластины получаются участки с нужными свойствами.

И в конце этого этапа на их поверхность наносится все та же защитная пленка из окисла кремния, толщиной порядка одного микрона.

Все. Осталось только проложить по поверхности чипа металлические соединения (сегодня для этой роли обычно используется алюминий, а соединения сегодня обычно расположены в 6 слоев), и дело сделано. В общих чертах, так в результате и получается, к примеру, классический МОП транзистор: при наличии напряжения на затворе начинается перемещение электронов между измененными областями кремния.

Теперь, слегка пробежавшись по классическому процессу создания сегодняшних чипов, можно более уверенно перейти к обзору технологий, которые предполагают внести определенные коррективы в эту картину.

Медные соединения

IBM, техпроцесс CMOS 7S, первая медная технология, начавшая применяться при коммерческом производстве чипов

Первая из них, уже начавшая широко внедряться в коммерческое производство — это замена на последнем этапе алюминия на медь.

Медь является лучшим проводником, чем алюминий (удельное сопротивление 0,0175 против 0,028 ом*мм2/м), что, в полном соответствии с законами физики, позволяет уменьшить сечение межкомпонентных соединений.

Вполне своевременно, учитывая постоянное движение индустрии в сторону уменьшения размеров транзисторов и увеличения плотности их размещения на чипе, когда использование алюминия начинает становиться невозможным.

Индустрия начала сталкиваться с этой проблемой уже в первой половине 90-х. Вдобавок, что толку в ускорении самих транзисторов, если соединения между ними будут съедать весь прирост скорости?

Проблемой при переходе на медь являлось то, что алюминий куда лучше образует контакт с кремнием. Однако после не одного десятка лет исследований, ученым удалось найти принцип создания сверхтонкой разделительной области между кремниевой подложкой и медными проводниками, предотвращающей диффузию этих двух материалов.

По данным IBM, применение в технологическом процессе меди вместо алюминия, позволяет добиться снижения себестоимости примерно на 20-30 процентов за счет снижения площади чипа.

Их технология CMOS 7S, использующая медные соединения, позволяет создавать чипы, содержащие до 150-200 миллионов транзисторов.

И, наконец, просто увеличение производительности чипа (до 40 процентов) за счет меньшего сопротивления проводников.

IBM начала предлагать клиентам эту технологию в начале 98 года, в конце этого года своим заказчикам предложили использовать медь при производстве их чипов TSMC и UMC, AMD начинает выпуск медных Athlon в начале 2000 года, Intel переходит на медь в 2002 году, одновременно с переходом на 0.13 мкм техпроцесс.

SiGe

Соединения — соединениями, но уже на скорости чипа в несколько ГГц перестает справляться с нагрузкой сама кремниевая подложка. И если для традиционных областей применения чипов кремния пока достаточно, в области беспроводной связи уже давно дефицит на дешевые скоростные чипы.

Кремний — дешево, но медленно, арсенид галлия — быстро, но дорого. Решением здесь стало использование в качестве материала для подложек соединения двух основ полупроводниковой индустрии — кремния с германием, SiGe.

Практические результаты по этой технологии стали появляться с конца 80-х годов. Первый биполярный транзистор, созданный с использованием SiGe (когда германий используется как материал для базы), был продемонстрирован в 1987 году.

В 1992 году уже появилась возможность применения при производстве чипов с SiGe транзисторами стандартной технологии КМОП с разрешением 0.25 мкм.

Результатом применения становится увеличение скорости чипов в 2-4 раза по сравнению с той, что может быть достигнута путем использования кремния, во столько же снижается и их энергопотребление.

При этом, в ход вступает все тот же решающий фактор — стоимость: SiGe чипы можно производить на тех же линиях, которые используются при производстве чипов на базе обычных кремниевых пластин, таким образом отпадает необходимость в дорогом переоснащении производственного оборудования.

По информации IBM, потенциальная скорость транзистора (не чипа!) с их технологией составляет сегодня 45-50 ГГц (что далеко не рекорд), ведутся работы над увеличением этой цифры до 120 ГГц.

Впрочем, в ближайшие годы прихода SiGe в компьютер ждать не стоит — при тех скоростях, что потребуется PC чипам в ближайшем будущем вполне хватает кремния, легированного такими технологиями, как медные соединения или SOI.

Кремний на изоляторе (silicon-on-insulator, SOI)

Еще одна технология, позволяющая достаточно безболезненно повысить скорость чипов, не требуя от производителей отказаться от всех их сегодняшних наработок.

Как и технология медных соединений, SOI позволяет создателям чипов убить двух зайцев одним выстрелом — поднять скорость, до 25 процентов, одновременно снизив энергопотребление.

Что из себя представляет эта технология? Вспомним начало обработки кремниевой пластины — она покрывается тонкой пленкой окисла кремния. А в SOI к этому бутерброду добавляется еще один элемент — сверху опять наносится тонкий слой кремния:

Вот и получается — кремний на изоляторе. Зачем это понадобилось? Чтобы уменьшить емкость. В идеале МОП транзистор должен выключаться, как только будет исчезнет питание с затвора (или наоборот, появится, в случае с КМОП). Но наш мир далеко не идеален, это справедливо и в данном конкретном случае.

На время срабатывания транзистора напрямую влияет емкость области между между измененными участками кремния, через которую и идет ток при включении транзистора. Он начинает и заканчивает идти не мгновенно, а только после, соответственно, зарядки и разрядки этой промежуточной зоны.

Понятно, что чем меньше это время, тем быстрее работает транзистор, можно сказать, что тем меньше его инерция. Для того и придумана SOI — при наличии между измененными участками и основной массой кремния тонкой пластинки изолирующего вещества (окисел кремния, стекло, и т.д.

), этот вопрос снимается и транзистор начинает работать заметно быстрее.

Основная сложность в данном случае, как и в случае с медными соединениями, заключается в разных физических свойствах вещества.

Кремний, используемый в подложке — кристалл, пленка окислов — нет, и закрепить на ее поверхности, или же не поверхности другого изолятора еще один слой кристаллического кремния весьма трудно. Вот как раз проблема создания идеального слоя и заняла весьма много времени.

Не так давно IBM уже продемонстрировала процессоры PowerPC и чипы SRAM, созданные с использованием этой технологии, просигнализировав этим о том, что SOI подошла к стадии возможности коммерческого применения.

Совсем недавно, IBM объявила о том, что она достигла возможности сочетать SOI и медные соединения на одном чипе, пользуясь плюсами обеих технологий. Тем не менее, пока что никто кроме нее не заявил публично о намерении использовать эту технологию при производстве чипов, хотя о чем-то подобном речь идет.

Перовскиты

Поиски замены на роль изолирующей пленки на поверхности подложки идут давно, учитывая, что как и алюминий, диоксид кремния начинает сдавать в последнее время — при постоянном увеличении плотности транзисторов на чипе необходимо уменьшать толщину его изолирующего слоя, а этому есть предел, поставленный его электрическими свойствами, который уже довольно близок. Однако пока, несмотря на все попытки, SiO2 по прежнему находится на своем месте. В свое время IBM, предполагала использовать в этой роли полиамид, теперь пришла очередь Motorola выступить со своим вариантом — перовскиты.

Этот класс минералов в природе встречается довольно редко — Танзания, Бразилия и Канада, но может выращиваться искусственно.

Кристаллы перовскитов отличаются очень высокими диэлектрическими свойствами: использованный Motorola титанат стронция превосходит по этому параметру диоксид кремния более чем на порядок. А это позволяет в три-четыре раза снизить толщину транзисторов по сравнению с использованием традиционного подхода.

Что, в свою очередь, позволяет значительно снизить ток утечки, давая возможность заметно увеличить плотность транзисторов на чипе, одновременно сильно уменьшая его энергопотребление.

Пока что эта технология находится в достаточно ранней стадии разработки, однако Motorola уже продемонстрировала возможность нанесения пленки перовскитов на поверхность стандартной 20 см кремниевой пластины, а также рабочий КМОП транзистор, созданный на базе этой технологии.

Спасибо Игорю Чудакову за помощь в создании этой статьи

Источник: https://www.ixbt.com/cpu/chips.html

Технология изготовления интегральных схем

Оборудование для производства микросхем. Технология их создания

Производство интегральных схем состоит из ряда операций, выполняя которые постепенно из исходных материалов получают готовое изделие. Количество операций технологического процесса может достигать 200 и более, поэтому рассмотрим только базовые.

Эпитаксияэто операция наращивания на подложке  монокристаллического слоя, повторяющего структуру подложки и ее кристаллографическую ориентацию.

Для получения эпитаксиальных пленок толщиной от 1 до 15 мкм обычно применяется хлоридный метод, при котором полупроводниковые пластины после тщательной очистки поверхности от различного рода загрязнений помещают в кварцевую трубу с высокочастотным нагревом, где пластины нагреваются до 1200±3 оС.

Через трубу пропускают поток водорода с небольшим содержанием тетрахлорида кремния. Образующиеся при реакции атомы кремния занимают места в узлах кристаллической решетки, из-за чего растущая пленка продолжает кристаллическую структуру подложки.

При добавлении в смесь газов газообразных соединений доноров (например, РНз или РСlз) эпитаксиальный слой получается с электронной проводимостью, а при добавлении газообразных соединений акцепторов (например, ВВгз или В2Н6) наращиваемый слой приобретает дырочную проводимость.

Легирование – это операция введения примесей в подложку. Существуют два метода легирования: диффузия примесей и ионная имплантация.

Диффузия примесейпредставляет собой обусловленное тепловым движением перемещение частиц в направлении убывания их концентрации. Основной механизм проникновения примесных атомов в кристаллическую решетку состоит в их последовательном перемещении по вакансиям (пустым узлам) решетки.

Диффузия примесей осуществляется в кварцевых печах при температуре 1100–1200 оС, поддерживаемой с точностью ±0,5 оС.

Через печь пропускается нейтральный газ-носитель (N2 или Аг), который переносит частицы диффузанта (В2О3 или Р2О5) к поверхности пластин, где в результате химических реакций выделяются атомы примесей (В или Р), которые диффундируют вглубь пластин.

Для создания нескольких слоев с разными типами проводимости диффузия осуществляется многократно.

Например, при формировании вертикальной n–р–n-структуры сначала методом эпитаксии на кремниевой подложке р-типа наращивается эпитаксиальной коллекторный слой n-типа, затем Si методом диффузии акцепторов формируется базовый слой р-типа, после чего диффузией доноров формируется эмиперный слой n-типа.

Ионная имплантацияпримесей происходит в результате бомбардировки поверхности подложки сфокусированным потоком ионов, обладающих энергией от 10 до 300 кэB. Плотность тока ионного пучка составляет от 0,1 до 100 мкA/см2 . Внедряясь в кристаллическую решетку, ионы передают свою энергию атомам подложки, которые покидают узлы решетки, в результате чего образуются вакансии.

Ионное легирование широко используется при создании БИС и СБИС.

По сравнению с диффузией процесс ионного легирования занимает меньше времени и позволяет создавать слои с субмикронными горизонтальными размерами, толщиной менее 0,1 мкм, с высокой воспроизводимостью параметров. Кроме того, ионное легирование не является высокотемпературной операцией и не приводит к перераспределению ранее введенных примесей.

Термическое окислениеприменяется для получения тонких пленок диоксида кремния SiО2, оно основано на высокотемпературных реакциях кремния с кислородом или кислородосодержащими веществами. Окисление происходит в кварцевых печах при температуре 800–1200 оС с точностью ±1 оС.

Катодное распылениеосновано на разрушении катода при бомбардировке его ионами разреженного газа. Процесс происходит в вакуумной камере заполненной инертным газом. В нижней части камеры находится катод-мишень, являющийся источником напыляемых частиц, а в верхней части – металлический анод, на котором закреплены подложки.

Анод заземляют, а на катод подают отрицательное напряжение, в результате чего между катодом и анодом возникает газовый тлеющий разряд. Образующиеся при этом положительные ионы выбивают из катода атомы, которые двигаются к аноду и оседают на подложках.

Таким способом можно напылять не только проводящие, но и диэлектрические пленки.

Травление применяется для очистки поверхности полупроводниковых пластин от различного рода загрязнений, удаления слоя SiО2, также для создания на поверхности подложек канавок и углублений. Травление может быть как жидкостным, так и сухим.

Жидкостное травление осуществляется с помощью кислоты, либо щелочи.

Кислотное травление применяют при подготовке пластин кремния к изготовлению структур микросхем с целью получения зеркально гладкой поверхности, а также для удаления пленки SiО2 и формирования в ней отверстий.

Щелочное травление применяют для получения канавок и углублений. Канавки и углубления вытравливаются через маски-пленки с отверстиями, изготовленные из материала, на который травитель не воздействует.

Сухое травление производят в вакуумных установках в плазме газового разряда. При ионном травлении поверхность кремния бомбардируется потоком ионов инертного газа (аргон), в результате чего происходит распыление кремния. Оно применяется в основном для очистки поверхности кремния от загрязнений.

Литография – это процесс формирования отверстий в масках, применяемых для локальной диффузии, травления, окисления и других операций. Существует несколько разновидностей этого процесса.

Фотолитография основана на использовании светочувствительных материалов – фоторезистов, которые могут быть негативными и позитивными. Негативные фоторезисты под действием света полимеризуются и становятся устойчивыми к травителям.

В позитивных фоторезистах свет, наоборот, разрушает полимерные цепочки, поэтому засвеченные участки фоторезиста разрушаются травителем.

При производстве ППИС слой фоторезиста наносят на поверхность SiО2, а при производстве ГИС – на тонкий слой металла, нанесенный на подложку, или на тонкую металлическую пластину, выполняющую функции съемной маски.

Необходимый рисунок элементов ИС получают путем облучения фоторезистасветом через фотошаблон, представляющий собой стеклянную пластину, на одной из сторон которой имеется позитивный или негативный рисунок элементов ИС в масштабе 1:1.

При производстве ИС используется несколько фотошаблонов, каждый из которых задает рисунок тех или иных слоев (базовых и эмиттерных областей, контактных выводов и т. д.). После облучения светом неполимеризованные участки фоторезиста удаляются травителем и на поверхности SiО2 (или металлической пленки) образуется фоторезистивная маска, через отверстия в которой осуществляют травление SiО2 (или металлической пленки), в результате чего рисунок фотошаблона оказывается перенесенным на поверхность подложки.

Важным параметром фотолитографии является разрешающая способность, характеризуемая максимальным числом раздельно воспроизводимых параллельных линий в маске в пределах 1 мм. На практике разрешающую способность определяют минимальной шириной линии D.

Принципиальным физическим фактором, ограничивающим D, является дифракция света, не позволяющая получить D меньше длины волны (для видимого света l»0,5 мкм).

Практически методом фотолитографии можно получить D»1 мкм, Очевидно, что минимальный размер элемента ИС не может быть меньше D.

Рентгеновская литография использует мягкое рентгеновское излучение с длиной волны около 1 нм, что позволяет получить D » 0,1 мкм. Фотошаблон в этом случае представляет собой такую мембрану (около 5 мкм), прозрачную для рентгеновских лучей, на которой методом электронно-лучевой литографии создан рисунок элементов ИС.

Ионно-лучевая литография использует облучение резиста пучком ионов. Чувствительность резиста к ионному облучению во много раз выше, чем к электронному, что позволяет использовать пучки с малыми токами и соответственно малым диаметром (до 0,01 мкм). Система ионно-лучевой литографии технологически совместима с установками ионного легирования.

Эпитаксиально-планарная технология

Сущность этой технологии состоит в выращивании на поверхности кремния р-типа эпитаксиального слоя, создания в нем карманов n-типа и формировании в них вертикальных n–р–n-транзисторных структур. Технологический процесс состоит из следующих основных операций (рис. 1.14):

Рис. 1.14

а) на подложке Si р-типа создается слой SiО2, в котором вытравливаются окна для осуществления диффузии доноров, формируется скрытый слой;

б) удаляется слой SiO2 и наращивается эпитаксиальный n-слой;

в) окисляется поверхность, делаются окна в SiO2, через которые вводят акцепторную примесь, в результате чего эпитаксиальный слой «разрезается» на отдельные островки-карманы с проводимостью n-типа;

г) создается новый окисный слой С окном для введения акцепторов, формируется базовая область;

д) опять создается новый слой SiO2 с окнами для диффузии доноров, формируется эмиттер и n+-области для осуществления выводов от коллектора.

На последующих этапах технологического процесса формируются окна для осуществления выводов от эмиттера, базы и коллектора, напыляется сплошная пленка алюминия и методом фотолитографии формируется рисунок внешних проводниковых соединений на поверхности SiO2.

Изопланарная технология

Этот вариант технологии обеспечивает повышение плотности размещения элементов микросхемы. Технологический процесс состоит из следующих операций (рис. 1.15):

Рис. 1.15

а) в подложке р-типа формируют скрытый слой n+-типа, наращивают эпитаксиальный n-слои, на поверхности которого создают слой нитрида кремния, а в нем окна;

б) через окна в пленке нитрида кремния осуществляют травление кремния почти до скрытого n+-слоя и ионную имплантацию противоканальных р-областей, а затем проводят длительное низкотемпературное окисление канавок (глубина травления выбирается такой, чтобы после окисления поверхность подложки была бы ровной);

в) удаляется слой нитрида кремния и вместо него на поверхности создается слой диоксида кремния, через окна в котором формируется n–р–n-структура транзистора.

В ИС, изготовленных по изопланарной технологии, достигается самая высокая плотность размещения элементов.

Технология изготовления МДП-структур

Технология изготовления МДП ИС значительно проще технологии изготовления биполярных интегральных схем. Так, число основных технологических операций примерно на 30 % меньше, чем при изготовлении и биполярных ИС.

Наибольший практический интерес представляет изопланарная технология изготовления МДП-структур, особенностью которой является изоляция МДП-структур толстым слоем оксида кремния. Применение этой технологии позволяет совместно формировать на одной подложке как биполярные, так и МДП-структуры. Процесс поэтапного формирования МДП-структуры представлен на рис. 1.16:

а) на поверхности кремниевой подложки
р-типа формируют маску из нитрида кремния, через отверстия в которой внедряют ионы бора, в результате чего формируются противоканальные р+-области;

б) окислением через маску создают разделительные слои диоксида кремния, после чего удаляют слой нитрида кремния, затем ионным легированием бора создают слой с повышенной концентрацией акцепторов, который необходим для снижения порогового напряжения;

в) формируют тонкий подзатворный слой диоксида кремния и наносят на него слой поликремния (затвор);

г) ионным легированием мышьяка формируют n+-области истока и стока;

д) химическим паровым осаждением наносят слой диоксида кремния, формируют в нем окна, напыляют пленку алюминия и методом фотолитографии создают рисунок металлических проводников.

Контрольные вопросы

1.  Что такое микроэлектроника?

2.  Что такое гибридные интегральные микросхемы?

3.  Что такое полупроводниковые микросхемы?

4.  Назвать основные назначения аналоговых и цифровых интегральных микросхем.

5.  Какими методами производят изоляцию элементов интегральных микросхем?

6.  Какие элементы интегральных микросхем относят к пассивным?

7.  Какие элементы интегральных микросхем относят к активным?

8.  Почему в интегральных микросхемах в качестве диодов используют транзисторные структуры?

9.  Пояснить назначение многоэмиттерных и многоколлекторных транзисторов.

10.  Перечислить базовые технологические операции.

11.  Дать характеристику основным технологиям изготовления интегральных микросхем.

Источник: https://meandr.org/archives/15415

О бизнесе
Добавить комментарий

;-) :| :x :twisted: :smile: :shock: :sad: :roll: :razz: :oops: :o :mrgreen: :lol: :idea: :grin: :evil: :cry: :cool: :arrow: :???: :?: :!: